

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2001-320132

(43)Date of publication of application : 16.11.2001

(51)Int.Cl.

H01S 5/22
H01S 5/065

(21)Application number : 2001-048694

(71)Applicant : MATSUSHITA ELECTRIC IND
CO LTD

(22)Date of filing : 23.02.2001

(72)Inventor : KONDO OSAMU
YURI MASAOKI

(30)Priority

Priority number : 2000053934


Priority date : 29.02.2000

Priority country : JP

(54) SEMICONDUCTOR LASER DEVICE ARRAY AND MANUFACTURING METHOD THEREOF**(57)Abstract:**

PROBLEM TO BE SOLVED: To surely provide high-output operation as well as high-temperature operation by suppressing variation in heights of active layers of an monolithic semiconductor laser device array for stable self-excited oscillation characteristics.

SOLUTION: On a substrate 11 of n-type GaAs, infrared semiconductor laser devices 1A and 2A isolated from each other by a separation channel 3 are monolithically formed. On a buffer layer 12 of the infrared semiconductor laser device 2A, a height-adjusting buffer layer 20 of n-type GaAs is provided which is sequentially formed with an interval from the infrared semiconductor laser device 1A and is adjusted in film thickness for improved crystallinity of semiconductor layers on the substrate 11 as well as for conformity between heights from the substrate surface of a first active layer 14 and a second active layer. Current block layers 17 and 27 have such composition as to be larger than the band gap of the active layers 14 and 24.

**LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision
of rejection]

[Date of requesting appeal against examiner's
decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2001-320132

(P2001-320132A)

(43)公開日 平成13年11月16日 (2001. 11. 16)

(51)Int.Cl.	識別記号	F I	テーム(参考)
H 0 1 S 5/22	6 1 0	H 0 1 S 5/22	6 1 0 5 F 0 7 3
5/065		5/065	

審査請求 未請求 請求項の数13 O L (全 23 頁)

(21)出願番号 特願2001-48694(P2001-48694)

(22)出願日 平成13年2月23日 (2001. 2. 23)

(31)優先権主張番号 特願2000-53934(P2000-53934)

(32)優先日 平成12年2月29日 (2000. 2. 29)

(33)優先権主張国 日本 (J P)

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 今藤 修

大阪府高槻市幸町1番1号 松下電子工業株式会社内

(72)発明者 油利 正昭

大阪府高槻市幸町1番1号 松下電子工業株式会社内

(74)代理人 100077931

弁理士 前田 弘 (外7名)

Fターム(参考) 5F073 AA13 AA53 AB06 CA05 CA14


CB07 DA05 DA35 EA26

(54)【発明の名称】 半導体レーザ素子アレイ及びその製造方法

(57)【要約】

【課題】 モノリシックの半導体レーザ素子アレイの活性層同士の高さのばらつきを抑制すると共に、安定な自励発振特性を得て高出力動作及び高温動作を確実に実現できるようにする。

【解決手段】 n型のGaAsからなる基板11上には、分離溝3により互いに分離された赤外半導体レーザ素子1A及び赤色半導体レーザ素子2Aがモノリシックに形成されている。赤色半導体レーザ素子2Aには、バッファ層12上に、赤外半導体レーザ素子1Aと間隔をおいて順次形成され、基板11上の各半導体層の結晶性を向上させると共に第1活性層14と第2活性層との基板面からの高さが一致するように膜厚が調整されたn型のGaAsからなる高さ調整用バッファ層20を有している。また、各電流ブロック層17、27は各活性層14、24のバンドギャップよりも大きくなるような組成を有している。



(2)

【特許請求の範囲】

【請求項1】 一の基板の上に形成された第1導電型の第1の半導体からなる第1クラッド層、該第1クラッド層の上に形成された第2の半導体からなる第1活性層及び該第1活性層の上に形成された第2導電型の第3の半導体からなる第2クラッド層とを有する第1のレーザ素子と、

前記一の基板の上に前記第1のレーザ素子と間隔をおいて形成された第1導電型の第4の半導体からなる第3クラッド層、該第3クラッド層の上に形成され、前記第1活性層よりもエネルギーギャップが大きい第5の半導体からなる第2活性層、及び該第2活性層の上に形成された第2導電型の第6の半導体からなる第4クラッド層とを有する第2のレーザ素子とを備え、

前記第2のレーザ素子は、前記基板と前記第3クラッド層との間に設けられ、前記第2活性層が前記第1活性層の基板面からの高さとはほぼ同等の高さとなるように膜厚が設定された第1導電型の第7の半導体からなる高さ調整用バッファ層を有していることを特徴とする半導体レーザ素子アレイ。

【請求項2】 前記第1のレーザ素子は、前記第2クラッド層の上に形成され、前記第1活性層にキャリアを選択的に注入するためのストライプ状の開口部を持ち、前記第1活性層よりも大きいエネルギーギャップを持つ第8の半導体からなる第1電流ブロック層を有し、前記第2のレーザ素子は、前記第4クラッド層の上に形成され、前記第2活性層にキャリアを選択的に注入するためのストライプ状の開口部を持ち、前記第2活性層よりも大きいエネルギーギャップを持つ第9の半導体からなる第2電流ブロック層を有していることを特徴とする請求項1に記載の半導体レーザ素子アレイ。

【請求項3】 前記第1のレーザ素子は、前記第1電流ブロック層の開口部に含まれる領域における基板面に対して垂直な方向の実効屈折率と、前記第1電流ブロック層の開口部を除く領域における基板面に対して垂直な方向の実効屈折率との差が約 2×10^{-3} ～約 1×10^{-2} であり、

前記第2のレーザ素子は、前記第2電流ブロック層の開口部に含まれる領域における基板面に対して垂直な方向の実効屈折率と、前記第2電流ブロック層の開口部を除く領域における基板面に対して垂直な方向の実効屈折率との差が約 2×10^{-3} ～約 1×10^{-2} であることを特徴とする請求項2に記載の半導体レーザ素子アレイ。

【請求項4】 前記第1電流ブロック層は、第1導電型で且つヒ素を含み、前記第2電流ブロック層は、第1導電型で且つリンを含むことを特徴とする請求項2に記載の半導体レーザ素子アレイ。

【請求項5】 前記第1電流ブロック層及び第2電流ブロック層は、第1導電型で且つリンを含むことを特徴とする請求項2に記載の半導体レーザ素子アレイ。

【請求項6】 前記第1電流ブロック層及び第2電流ブロック層は、第1導電型で且つヒ素を含むことを特徴とする請求項2に記載の半導体レーザ素子アレイ。

【請求項7】 一の基板の上に第1導電型の第1の半導体からなる第1クラッド層を形成する工程と、前記第1クラッド層の上に第2の半導体からなる第1活性層を形成する工程と、

前記第1活性層の上に第2導電型の第3の半導体からなる第2クラッド層を形成する工程と、

10 前記第2クラッド層の上に、ストライプ状の開口部を持ち且つ前記第1活性層からの発光光をほとんど吸収しない第4の半導体からなる第1電流ブロック層を形成する工程と、

前記第1電流ブロック層の上に前記開口部を含む全面にわたって第2導電型の第5の半導体からなる第3クラッド層を形成する工程と、

前記第3クラッド層の上における前記第1電流ブロック層の開口部を含む領域をマスクして、前記第1クラッド層、第1活性層、第2クラッド層、第1電流ブロック層及び第3クラッド層に対してエッチングを行なうことにより、前記第1クラッド層、第1活性層、第2クラッド層、第1電流ブロック層及び第3クラッド層を含む第1の半導体レーザ素子を形成すると共に、前記一の基板上に第2のレーザ素子形成領域を形成する工程と、

前記第2のレーザ素子形成領域の上に、第1導電型の第6の半導体からなる高さ調整用バッファ層を形成する工程と、

前記高さ調整用バッファ層の上に第1導電型の第7の半導体からなる第4クラッド層を形成する工程と、

10 前記第4クラッド層の上に、前記第1活性層よりもエネルギーギャップが大きい第8の半導体からなる第2活性層を形成する工程と、

前記第2活性層の上に第2導電型の第9の半導体からなる第5クラッド層を形成する工程と、

前記第5クラッド層の上に、前記第1電流ブロック層の開口部の長手方向とほぼ同一の方向に延びるストライプ状の開口部を持ち且つ前記第2活性層からの発光光をほとんど吸収しない第10の半導体からなる第2電流ブロック層を形成する工程と、

11 前記第2電流ブロック層の上に前記開口部を含む全面にわたって第2導電型の第11の半導体からなる第6クラッド層を形成する工程と、

前記第6クラッド層の上における前記第2電流ブロック層の開口部を含む領域をマスクして、前記高さ調整用バッファ層、第4クラッド層、第2活性層、第5クラッド層、第2電流ブロック層及び第6クラッド層に対してエッチングを行なうことにより、前記高さ調整用バッファ層、第4クラッド層、第2活性層、第5クラッド層、第2電流ブロック層及び第6クラッド層を含む第2の半導体レーザ素子を形成する工程とを備えていることを特徴

(3)

とする半導体レーザ素子アレイの製造方法。

【請求項8】 前記第3クラッド層及び第6クラッド層は、上面同士の基板面からの高さの誤差が約±1μm以下となるように形成されていることを特徴とする請求項7に記載の半導体レーザ素子アレイの製造方法。

【請求項9】 一の基板の上に第1導電型の第1の半導体からなる第1クラッド層を形成する工程と、
前記第1クラッド層の上に第2の半導体からなる第1活性層を形成する工程と、
前記第1活性層の上に第2導電型の第3の半導体からなる第2クラッド層を形成する工程と、
前記第2クラッド層の上に、前記第1活性層からの発光光をほとんど吸収しない第4の半導体からなる第1電流ブロック層を形成する工程と、
前記第1電流ブロック層の上における第1のレーザ素子形成領域をマスクして、前記第1クラッド層、第1活性層、第2クラッド層及び第1電流ブロック層に対してエッチングを行なうことにより、第1の半導体レーザ素子の一部を形成すると共に、前記一の基板上に第2のレーザ素子形成領域を形成する工程と、
前記第2のレーザ素子形成領域の上に、第1導電型の第5の半導体からなる高さ調整用バッファ層を形成する工程と、
前記高さ調整用バッファ層の上に第1導電型の第6の半導体からなる第3クラッド層を形成する工程と、
前記第3クラッド層の上に、前記第1活性層よりもエネルギーギャップが大きい第7の半導体からなる第2活性層を形成する工程と、
前記第2活性層の上に第2導電型の第8の半導体からなる第4クラッド層を形成する工程と、
前記第4クラッド層の上に、ストライプ状の開口部を持ち且つ前記第2活性層からの発光光をもほとんど吸収しない前記第4の半導体からなる第2電流ブロック層を形成する工程と、
前記第1電流ブロック層及び第2電流ブロック層に対してそれぞれエッチングを行なって互いに間隔をおき且つほぼ平行に延びるストライプ状の開口部を形成する工程と、
前記第1電流ブロック層及び第2電流ブロック層の上に前記各開口部を含む全面にわたって第2導電型の第9の半導体層を形成する工程と、
前記第9の半導体層における前記第1のレーザ素子形成領域及び第2のレーザ素子形成領域をマスクして、少なくとも前記第9の半導体層に対してエッチングを行なって、前記第1電流ブロック層の上に前記第9の半導体層からなる第5クラッド層と、前記第2電流ブロック層の上に前記第9の半導体層からなる第6クラッド層とを形成することにより、前記第5クラッド層を含む第1の半導体レーザ素子の残部を形成すると共に、前記高さ調整用バッファ、第3クラッド層、第2活性層、第4クラッ

ド層及び第6クラッド層を含む第2の半導体レーザ素子を形成する工程とを備えていることを特徴とする半導体レーザ素子アレイの製造方法。

【請求項10】 前記第5クラッド層及び第6クラッド層は、上面同士の基板面からの高さの誤差が約±1μm以下となるように形成されていることを特徴とする請求項9に記載の半導体レーザ素子アレイの製造方法。

【請求項11】 一の基板の上に第1導電型の第1の半導体からなる第1クラッド層を形成する工程と、
前記第1クラッド層の上に第2の半導体からなる第1活性層を形成する工程と、
前記第1活性層の上に第2導電型の第3の半導体からなる第2クラッド層を形成する工程と、
前記第2クラッド層の上に第2導電型の第4の半導体からなるリッジ形状を持つ第3クラッド層を形成する工程と、
前記第2クラッド層の上における前記第3クラッド層の側方の領域に、前記第1活性層からの発光光をほとんど吸収しない第5の半導体からなる第1電流ブロック層を形成する工程と、
前記第1電流ブロック層の上における前記第3クラッド層を含む領域をマスクして、前記第1クラッド層、第1活性層、第2クラッド層及び第1電流ブロック層に対してエッチングを行なうことにより、前記第1クラッド層、第1活性層、第2クラッド層、第3クラッド層及び第1電流ブロック層を含む第1の半導体レーザ素子を形成すると共に、前記一の基板上に第2のレーザ素子形成領域を形成する工程と、
前記第2のレーザ素子形成領域の上に、第1導電型の第6の半導体からなる高さ調整用バッファ層を形成する工程と、
前記高さ調整用バッファ層の上に第1導電型の第7の半導体からなる第4クラッド層を形成する工程と、
前記第4クラッド層の上に、前記第1活性層よりもエネルギーギャップが大きい第8の半導体からなる第2活性層を形成する工程と、
前記第2活性層の上に第2導電型の第9の半導体からなる第5クラッド層を形成する工程と、
前記第5クラッド層の上に、第2導電型の第10の半導体からなり前記第3クラッド層の長手方向とほぼ同一の方向に延びるリッジ形状を持つ第6クラッド層を形成する工程と、
前記第5クラッド層の上における前記第6クラッド層の側方の領域に、前記第2活性層からの発光光をほとんど吸収しない第11の半導体からなる第2電流ブロック層を形成する工程と、
前記第2電流ブロック層の上における前記第6クラッド層を含む領域をマスクして、前記高さ調整用バッファ層、第4クラッド層、第2活性層、第5クラッド層及び第2電流ブロック層に対してエッチングを行なうことに

(4)

より、前記高さ調整用バッファ層、第4クラッド層、第2活性層、第5クラッド層、第6クラッド層及び第2電流ブロック層を含む第2の半導体レーザ素子を形成する工程とを備えていることを特徴とする半導体レーザ素子アレイの製造方法。

【請求項12】 一の基板の上に第1導電型の第1の半導体からなる第1クラッド層を形成する工程と、前記第1クラッド層の上に第2の半導体からなる第1活性層を形成する工程と、前記第1活性層の上に第2導電型の第3の半導体からなる第2クラッド層を形成する工程と、前記第2クラッド層の上に第2導電型の第4の半導体層を形成する工程と、前記第4の半導体層の上における第1のレーザ素子形成領域をマスクして、前記第1クラッド層、第1活性層、第2クラッド層、第4の半導体層に対してエッチングを行なうことにより、第1の半導体レーザ素子の一部を形成すると共に、前記一の基板上に第2のレーザ素子形成領域を形成する工程と、前記第2のレーザ素子形成領域の上に、第1導電型の第5の半導体からなる高さ調整用バッファ層を形成する工程と、前記高さ調整用バッファ層の上に第1導電型の第6の半導体からなる第3クラッド層を形成する工程と、前記第3クラッド層の上に、前記第1活性層よりもエネルギーギャップが大きい第7の半導体からなる第2活性層を形成する工程と、前記第2活性層の上に第2導電型の第8の半導体からなる第4クラッド層を形成する工程と、前記第4クラッド層の上に、第2導電型の第9の半導体層を形成する工程と、前記第4の半導体層及び第9の半導体層に対してそれぞれエッチングを行なうことにより、互いに間隔をおき且つほぼ平行に延びるリッジ形状の、前記第4の半導体層からなる第5のクラッド層と、前記第9の半導体層からなる第6のクラッド層とを形成する工程と、前記第2のクラッド層の上における前記第5クラッド層の側方の領域、及び前記第4クラッド層の上における前記第6クラッド層の側方の領域に前記第1活性層及び第2活性層からの発光光をほとんど吸収しない第10の半導体層を形成する工程と、前記第10の半導体層における前記第1のレーザ素子形成領域及び第2のレーザ素子形成領域をマスクして、少なくとも前記第10の半導体層に対してエッチングを行なって、前記第2クラッド層の上に前記第10の半導体層からなる第1電流ブロック層と、前記第4クラッド層の上に前記第10の半導体層からなる第2電流ブロック層とを形成することにより、前記第1電流ブロック層を含む第1の半導体レーザ素子の残部を形成すると共に、前記高さ調整用バッファ層、第3クラッド層、第2活性

層、第4クラッド層、第6クラッド層及び第2電流ブロック層を含む第2の半導体レーザ素子を形成する工程とを備えていることを特徴とする半導体レーザ素子アレイの製造方法。

【請求項13】 前記第1電流ブロック層及び第2電流ブロック層は、上面同士の基板面からの高さの誤差が約 $\pm 1 \mu\text{m}$ 以下となるように形成されていることを特徴とする請求項11又は12に記載の半導体レーザ素子アレイの製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、一の基板上に形成され互いに発振波長が異なる2つの半導体レーザ素子からなるモノリシック構造を持つ2波長型の半導体レーザ素子アレイ及びその製造方法に関する。

【0002】

【従来の技術】ディジタルビデオディスク（DVD）の登場により光ディスクの記録密度の高密度化が進展し、現在、8.5GB（ギガバイト）という大容量の光ディスクが実現されるに至っている。一般的なDVD用再生装置は、DVDだけでなく、コンパクトディスク（CD）の再生が必要とされ、さらには近年急速に普及し始めた追記型CD（CD-R）の再生及び記録が必要とされる場合もある。DVDを再生する再生光には、650nm帯の赤色レーザ光が用いられ、CD又はCD-Rを再生する再生光には、780nm帯の赤外レーザ光が用いられている。従って、現状のDVD用再生装置には、赤色レーザ光を生成する赤色半導体レーザチップと赤外レーザ光を生成する赤外半導体レーザチップとの2つの半導体レーザチップが搭載されている。

【0003】パソコン等の情報処理機器の小型化に伴い、DVD用再生装置の小型化及び薄型化を進展させる必要があり、これを実現するためには、光ピックアップの小型化及び薄型化が必要不可欠となる。光ピックアップ部の小型化及び薄型化の手法として、光学系装置の簡素化が挙げられる。その一つの方法として、赤色半導体レーザチップと赤外半導体レーザチップの集積化が考えられる。前述したように、現状のDVD用再生装置は、赤色半導体レーザチップ用及び赤外半導体レーザチップ用の2つの光学系部品から構成されており、赤色と赤外との2つの半導体レーザチップを集積化することにより2つの光学系部品を共有することが可能となるので、光ピックアップ部の小型及び薄型化が実現される。

【0004】赤色半導体レーザチップ及び赤外半導体レーザチップの集積化として、一の基板上に集積されたモノリシック型の半導体レーザ素子アレイが、特開平第11-186651号（第1の従来例）、及び第60回秋季応用物理学術講演会3a-2C-10（第2の従来例）に報告されている。

【0005】

(5)

7

【発明が解決しようとする課題】第1の従来例に係る半導体レーザ素子アレイは、活性層に電流を効率良く注入するための電流ブロック（狭窄）層として、赤色用レーザチップ及び赤外用レーザチップの双方に、各活性層のエネルギーギャップ（バンドギャップ）と同等かそれよりも小さいエネルギーギャップを持つGaAsを用いている。これにより、各活性層から出射するレーザ光を吸収することにより生成光を効果的にストライプ状の領域に閉じ込める複素屈折率導波構造を採用している。

【0006】しかしながら、複素屈折率導波構造を用いた半導体レーザ素子は、生成光がGaAsからなる電流ブロック層で吸収されてしまうため、光ディスク装置に必要な自励発振特性や高温高出力特性を得ることは極めて困難である。

【0007】また、第2の従来例に係る半導体レーザ素子アレイは、電流ブロック層を設けない、いわゆる利得導波型構造を有しているため、電流ブロック層による光吸収が生じない。ところが、この利得導波型構造の半導体レーザ素子は、生成光を有効に閉じ込める屈折率導波構造を持たないため、光ディスク装置に必要な低ノイズ化を図るには、例えば発振スペクトルを多モード化することにより、発振スペクトル同士の干渉を抑える手段が必要となる。

【0008】さらに、発振スペクトルを多モード化したとしても、各スペクトルの半値幅が小さいため、出射光と該出射光の半導体レーザ素子への戻り光とが互いに干渉を起こし易く、光ディスク装置に望まれる相対雑音強度（RIN）を -130 dB/Hz 以下にまで低減することができない。そのため、第2の従来例に係る利得導波型構造を持つ半導体レーザ素子アレイの場合は、 $1/4$ 入板等を用いてRINの低減を図る手段が必要となり、光ピックアップ部を構成する部品点数を削減することが困難となる。これらの問題を解決するには、半導体レーザ素子アレイが自励発振特性を有することが必要不可欠となる。

【0009】その上、利得導波型の半導体レーザ素子アレイは、電流狭窄機能は有するが、活性層の主面に平行な方向の屈折率分布を利用した光閉じ込め機能を有さない。このため、DVD又はCDの再生時の 10 mW 以下という低出力動作状態では、室温下では単一横モード特性を維持できるものの、高温下ではキャリアが高注入状態となって高次モードの方が利得を得易くなるため、安定した横モード特性を得ることが困難となる。また、光閉じ込め機構を有さないため、高出力動作状態では、横モード特性の安定化を図ることはさらに困難となる。

【0010】また、従来のモノリシックの2波長レーザ素子アレイは、光学系部品を共有するため、各レーザ素子の活性層の位置、すなわち基板面からの高さを一致させることが好ましい。しかしながら、モノリシックではあっても、各レーザ素子における活性層はその組成が互

8

いに異なるため、各活性層の成長を別々の工程で行なわなければならない、活性層同士の高さがばらついてしまうという問題をも有している。

【0011】本発明は、前記従来の問題を解決し、モノリシックの半導体レーザ素子アレイにおける活性層同士の高さのばらつきを抑制すると共に、安定な自励発振特性を持ち且つ高出力動作及び高温動作を確実に実現できるようにすることを目的とする。

【0012】

【課題を解決するための手段】前記の目的を達成するため、本発明は、モノリシックの半導体レーザ素子アレイを製造する際に、長波長側の第1のレーザ素子を短波長側の第2のレーザ素子よりも先に製造する。このとき、第2のレーザ素子における基板側のクラッド層は第1のレーザ素子における基板側のクラッド層よりも膜厚が小さくてすむため、第2のレーザ素子の結晶性を向上させるバッファ層を形成し、このバッファ層に高さ調整機能を持たせる構成とする。

【0013】また、第1のレーザ素子及び第2のレーザ素子に対して、共に屈折率導波機構を設けることにより安定な横モード特性を実現し、また、電流ブロック層を実屈折率導波構造とすることにより、安定な自励発振特性、高出力動作及び高温動作を実現する。

【0014】具体的に、本発明に係る半導体レーザ素子アレイは、一の基板の上に形成された第1導電型の第1の半導体からなる第1クラッド層、該第1クラッド層の上に形成された第2の半導体からなる第1活性層及び該第1活性層の上に形成された第2導電型の第3の半導体からなる第2クラッド層とを有する第1のレーザ素子と、一の基板の上に第1のレーザ素子と間隔をおいて形成された第1導電型の第4の半導体からなる第3クラッド層、該第3クラッド層の上に形成され、第1活性層よりもエネルギーギャップが大きい第5の半導体からなる第2活性層、及び該第2活性層の上に形成された第2導電型の第6の半導体からなる第4クラッド層とを有する第2のレーザ素子とを備え、第2のレーザ素子は、基板と第3クラッド層との間に設けられ、第2活性層が第1活性層の基板面からの高さとはほぼ同等の高さとなるように膜厚が設定された第1導電型の第7の半導体からなる高さ調整用バッファ層を有している。

【0015】本発明の半導体レーザ素子アレイによると、第1のレーザ素子の第1活性層よりもエネルギーギャップが大きい第2活性層を有する第2のレーザ素子は、基板と第3クラッド層との間に設けられ、第2活性層が第1活性層の基板面からの高さとはほぼ同等の高さとなるように膜厚が設定された高さ調整用バッファ層を有しているため、第2のレーザ素子の各半導体層の結晶性が向上するだけでなく、第1活性層と第2活性層との基板面からの高さを実質的に一致させることができるので、波長が異なるレーザ光の出射口同士の高さのばらつ

(6)

9

きを防止できる。

【0016】本発明の半導体レーザ素子アレイにおいて、第1のレーザ素子が、第2クラッド層の上に形成され、第1活性層にキャリアを選択的に注入するためのストライプ状の開口部を持ち、第1活性層よりも大きいエネルギーギャップを持つ第8の半導体からなる第1電流ブロック層を有し、第2のレーザ素子が、第4クラッド層の上に形成され、第2活性層にキャリアを選択的に注入するためのストライプ状の開口部を持ち、第2活性層よりも大きいエネルギーギャップを持つ第9の半導体からなる第2電流ブロック層を有していることが好ましい。このようにすると、第1及び第2の各活性層からの発光光がそれぞれ第1及び第2の各電流ブロック層に吸収されることがないため、自励発振特性及び高温時の高出力特性を確実に得られるようになる。

【0017】本発明の半導体レーザ素子アレイにおいて、第1のレーザ素子は、第1電流ブロック層の開口部に含まれる領域における基板面に対して垂直な方向の実効屈折率と、第1電流ブロック層の開口部を除く領域における基板面に対して垂直な方向の実効屈折率との差が約 2×10^{-3} ～約 1×10^{-2} であり、第2のレーザ素子は、第2電流ブロック層の開口部に含まれる領域における基板面に対して垂直な方向の実効屈折率と、第2電流ブロック層の開口部を除く領域における基板面に対して垂直な方向の実効屈折率との差が約 2×10^{-3} ～約 1×10^{-2} であることが好ましい。

【0018】本発明の半導体レーザ素子アレイにおいて、第1電流ブロック層が第1導電型で且つヒ素を含み、第2電流ブロック層が第1導電型で且つリンを含むことが好ましい。このようにすると、第1のレーザ素子をIII族元素にアルミニウム及びガリウムを含みV族元素にヒ素を含むIII-V族化合物半導体からなり赤外レーザ光を発光できる赤外レーザ素子とすることができる。また、第2のレーザ素子をIII族元素にアルミニウム、ガリウム及びインジウム含みV族元素にリンを含むIII-V族化合物半導体からなり赤色レーザ光を発光できる赤色レーザ素子とすることができる。

【0019】本発明の半導体レーザ素子アレイにおいて、第1電流ブロック層及び第2電流ブロック層が第1導電型で且つリンを含むことが好ましい。このようにすると、第1のレーザ素子を第1活性層並びに第1及び第2のクラッド層をガリウムとヒ素とを含む化合物半導体からなる赤外レーザ素子とし、第2のレーザ素子を第2活性層並びに第3及び第4のクラッド層をガリウム、インジウム及びリンを含む化合物半導体からなる赤色レーザ素子としても、第1電流ブロック層及び第2電流ブロック層の上に成長させてなる例えばコンタクト層を、リンを含む一の化合物半導体層により形成できるので、製造時の工程が簡単となる。

【0020】本発明の半導体レーザ素子アレイにおい

10

て、第1電流ブロック層及び第2電流ブロック層が第1導電型で且つヒ素を含むことが好ましい。このようにすると、第1のレーザ素子を、第1活性層並びに第1及び第2のクラッド層をガリウムとヒ素とを含む化合物半導体からなる赤外レーザ素子とし、第2のレーザ素子を、第2活性層並びに第3及び第4のクラッド層をガリウム、インジウム及びリンを含む化合物半導体からなる赤色レーザ素子としても、第1電流ブロック層及び第2電流ブロック層の上に成長させてなる例えばコンタクト層を、ヒ素を含む一の化合物半導体層により形成できるので、製造時の工程が簡単となる。

【0021】第1の実施形態に係る第1の半導体レーザ素子アレイの製造方法は、一の基板の上に第1導電型の第1の半導体からなる第1クラッド層を形成する工程と、第1クラッド層の上に第2の半導体からなる第1活性層を形成する工程と、第1活性層の上に第2導電型の第3の半導体からなる第2クラッド層を形成する工程と、第2クラッド層の上に、ストライプ状の開口部を持ち且つ第1活性層からの発光光をほとんど吸収しない第4の半導体からなる第1電流ブロック層を形成する工程と、第1電流ブロック層の上に開口部を含む全面にわたって第2導電型の第5の半導体からなる第3クラッド層を形成する工程と、第3クラッド層の上における第1電流ブロック層の開口部を含む領域をマスクして、第1クラッド層、第1活性層、第2クラッド層、第1電流ブロック層及び第3クラッド層に対してエッチングを行なうことにより、第1クラッド層、第1活性層、第2クラッド層、第1電流ブロック層及び第3クラッド層を含む第1の半導体レーザ素子を形成すると共に、一の基板上に第2のレーザ素子形成領域を形成する工程と、第2のレーザ素子形成領域の上に、第1導電型の第6の半導体からなる高さ調整用バッファ層を形成する工程と、高さ調整用バッファ層の上に第1導電型の第7の半導体からなる第4クラッド層を形成する工程と、第4クラッド層の上に、第1活性層よりもエネルギーギャップが大きい第8の半導体からなる第2活性層を形成する工程と、第2活性層の上に第2導電型の第9の半導体からなる第5クラッド層を形成する工程と、第5クラッド層の上に、第1電流ブロック層の開口部の長手方向とほぼ同一の方向に延びるストライプ状の開口部を持ち且つ第2活性層からの発光光をほとんど吸収しない第10の半導体からなる第2電流ブロック層を形成する工程と、第2電流ブロック層の上に開口部を含む全面にわたって第2導電型の第11の半導体からなる第6クラッド層を形成する工程と、第6クラッド層の上における第2電流ブロック層の開口部を含む領域をマスクして、高さ調整用バッファ層、第4クラッド層、第2活性層、第5クラッド層、第2電流ブロック層及び第6クラッド層に対してエッチングを行なうことにより、高さ調整用バッファ層、第4クラッド層、第2活性層、第5クラッド層、第2電流プロ

(7)

11

ック層及び第6クラッド層を含む第2の半導体レーザ素子を形成する工程とを備えている。

【0022】第1の半導体レーザ素子アレイの製造方法によると、第1の半導体レーザ素子の第1活性層よりもエネルギーギャップが大きい第2活性層を有する第2のレーザ素子を形成する際に、エッチングにより露出された基板のレーザ素子形成領域に高さ調整用バッファ層を形成するため、第2のレーザ素子の結晶性が向上するだけでなく、第1活性層と第2活性層との基板面からの高さを実質的に一致させることができるので、波長が異なるレーザ光の出射口同士の高さのばらつきを防止できる。

【0023】第1の半導体レーザ素子アレイの製造方法において、第3クラッド層及び第6クラッド層が、上面同士の基板面からの高さの誤差が約 $\pm 1 \mu\text{m}$ 以下となるように形成されていることが好ましい。このようにすると、本発明の半導体レーザ素子アレイを例えばジャンクションダウン法により実装する際に、第1の半導体レーザ素子及び第2の半導体レーザ素子における基板と反対側の面（接合面）の高さのばらつきを約 $\pm 1 \mu\text{m}$ 以下に抑えられるため、実装時の歩留まりを向上させることができる。

【0024】本発明に係る第2の半導体レーザ素子アレイの製造方法は、一の基板の上に第1導電型の第1の半導体からなる第1クラッド層を形成する工程と、第1クラッド層の上に第2の半導体からなる第1活性層を形成する工程と、第1活性層の上に第2導電型の第3の半導体からなる第2クラッド層を形成する工程と、第2クラッド層の上に、第1活性層からの発光光をほとんど吸収しない第4の半導体からなる第1電流ブロック層を形成する工程と、第1電流ブロック層の上における第1のレーザ素子形成領域をマスクして、第1クラッド層、第1活性層、第2クラッド層及び第1電流ブロック層に対してエッチングを行なうことにより、第1の半導体レーザ素子の一部を形成すると共に、一の基板上に第2のレーザ素子形成領域を形成する工程と、第2のレーザ素子形成領域の上に、第1導電型の第5の半導体からなる高さ調整用バッファ層を形成する工程と、高さ調整用バッファ層の上に第1導電型の第6の半導体からなる第3クラッド層を形成する工程と、第3クラッド層の上に、第1活性層よりもエネルギーギャップが大きい第7の半導体からなる第2活性層を形成する工程と、第2活性層の上に第2導電型の第8の半導体からなる第4クラッド層を形成する工程と、第4クラッド層の上に、ストライプ状の開口部を持ち且つ第2活性層からの発光光をもほとんど吸収しない第4の半導体からなる第2電流ブロック層を形成する工程と、第1電流ブロック層及び第2電流ブ

12

ロックの上に各開口部を含む全面にわたって第2導電型の第9の半導体層を形成する工程と、第9の半導体層における第1のレーザ素子形成領域及び第2のレーザ素子形成領域をマスクして、少なくとも第9の半導体層に対してエッチングを行なって、第1電流ブロック層の上に第9の半導体層からなる第5クラッド層と、第2電流ブロック層の上に第9の半導体層からなる第6クラッド層とを形成することにより、第5クラッド層を含む第1の半導体レーザ素子の残部を形成すると共に、高さ調整用バッファ、第3クラッド層、第2活性層、第4クラッド層及び第6クラッド層を含む第2の半導体レーザ素子を形成する工程とを備えている。

【0025】第2の半導体レーザ素子アレイの製造方法によると、第1の半導体レーザ素子アレイの製造方法の特徴に加えて、第4の半導体からなる第1電流ブロック層及び第2電流ブロック層に対してストライプ状の開口部を同時に形成できる。すなわち、第1及び第2の各電流ブロック層のほぼ平行に延びる両開口部の開口パターンを持つ一のマスクパターンによって、一度の露光工程により両開口部を形成できるため、両開口部の間隔をリソグラフィの精度で決定できる。また、第1電流ブロック層及び第2電流ブロック層は共に第4の半導体層からなるため、各開口部を含む上面に一度の成長工程で第9の半導体層を形成できるので、第5クラッド層及び第6クラッド層の形成が簡単となる。

【0026】第2の半導体レーザ素子アレイの製造方法において、第5クラッド層及び第6クラッド層が、上面同士の基板面からの高さの誤差が約 $\pm 1 \mu\text{m}$ 以下となるように形成されていることが好ましい。

【0027】本発明に係る第3の半導体レーザ素子アレイの製造方法は、一の基板の上に第1導電型の第1の半導体からなる第1クラッド層を形成する工程と、第1クラッド層の上に第2の半導体からなる第1活性層を形成する工程と、第1活性層の上に第2導電型の第3の半導体からなる第2クラッド層を形成する工程と、第2クラッド層の上に第2導電型の第4の半導体からなるリッジ形状を持つ第3クラッド層を形成する工程と、第2クラッド層の上における第3クラッド層の側方の領域に、第1活性層からの発光光をほとんど吸収しない第5の半導体からなる第1電流ブロック層を形成する工程と、第1電流ブロック層の上における第3クラッド層を含む領域をマスクして、第1クラッド層、第1活性層、第2クラッド層及び第1電流ブロック層に対してエッチングを行なうことにより、第1クラッド層、第1活性層、第2クラッド層、第3クラッド層及び第1電流ブロック層を含む第1の半導体レーザ素子を形成すると共に、一の基板上に第2のレーザ素子形成領域を形成する工程と、第2のレーザ素子形成領域の上に、第1導電型の第6の半導体からなる高さ調整用バッファ層を形成する工程と、高さ調整用バッファ層の上に第1導電型の第7の半導体か

(8)

13

らなる第4クラッド層を形成する工程と、第4クラッド層の上に、第1活性層よりもエネルギーギャップが大きい第8の半導体からなる第2活性層を形成する工程と、第2活性層の上に第2導電型の第9の半導体からなる第5クラッド層を形成する工程と、第5クラッド層の上に、第2導電型の第10の半導体からなり第3クラッド層の長手方向とほぼ同一の方向に延びるリッジ形状を持つ第6クラッド層を形成する工程と、第5クラッド層の上における第6クラッド層の側方の領域に、第2活性層からの発光光をほとんど吸収しない第11の半導体からなる第2電流ブロック層を形成する工程と、第2電流ブロック層の上における第6クラッド層を含む領域をマスクして、高さ調整用バッファ層、第4クラッド層、第2活性層、第5クラッド層及び第2電流ブロック層に対してエッチングを行なうことにより、高さ調整用バッファ層、第4クラッド層、第2活性層、第5クラッド層、第6クラッド層及び第2電流ブロック層を含む第2の半導体レーザ素子を形成する工程とを備えている。

【0028】第3の半導体レーザ素子アレイの製造方法によると、第1の半導体レーザ素子の第1活性層よりもエネルギーギャップが大きい第2活性層を有する第2のレーザ素子を形成する際に、エッチングにより露出された基板上のレーザ素子形成領域に高さ調整用バッファ層を形成するため、第2のレーザ素子の結晶性が向上するだけでなく、第1活性層と第2活性層との基板面からの高さを実質的に一致させることができるので、波長が異なるレーザ光の出射口同士の高さのばらつきを防止できる。

【0029】本発明に係る第4の半導体レーザ素子アレイの製造方法は、一の基板の上に第1導電型の第1の半導体からなる第1クラッド層を形成する工程と、第1クラッド層の上に第2の半導体からなる第1活性層を形成する工程と、第1活性層の上に第2導電型の第3の半導体からなる第2クラッド層を形成する工程と、第2クラッド層の上に第2導電型の第4の半導体層を形成する工程と、第4の半導体層の上における第1のレーザ素子形成領域をマスクして、第1クラッド層、第1活性層、第2クラッド層、第4の半導体層に対してエッチングを行なうことにより、第1の半導体レーザ素子の一部を形成すると共に、一の基板上に第2のレーザ素子形成領域を形成する工程と、第2のレーザ素子形成領域の上に、第1導電型の第5の半導体からなる高さ調整用バッファ層を形成する工程と、高さ調整用バッファ層の上に第1導電型の第6の半導体からなる第3クラッド層を形成する工程と、第3クラッド層の上に、第1活性層よりもエネルギーギャップが大きい第7の半導体からなる第2活性層を形成する工程と、第2活性層の上に第2導電型の第8の半導体からなる第4クラッド層を形成する工程と、第4クラッド層の上に、第2導電型の第9の半導体層を形成する工程と、第4の半導体層及び第9の半導体層に

14

対してそれぞれエッチングを行なうことにより、互いに間隔をおき且つほぼ平行に延びるリッジ形状の、第4の半導体層からなる第5のクラッド層と、第9の半導体層からなる第6のクラッド層とを形成する工程と、第2のクラッド層の上における第5クラッド層の側方の領域、及び第4クラッド層の上における第6クラッド層の側方の領域に第1活性層及び第2活性層からの発光光をほとんど吸収しない第10の半導体層を形成する工程と、第10の半導体層における第1のレーザ素子形成領域及び第2のレーザ素子形成領域をマスクして、少なくとも第10の半導体層に対してエッチングを行なうと、第2クラッド層の上に第10の半導体層からなる第1電流ブロック層と、第4クラッド層の上に第10の半導体層からなる第2電流ブロック層とを形成することにより、第1電流ブロック層を含む第1の半導体レーザ素子の残部を形成すると共に、高さ調整用バッファ層、第3クラッド層、第2活性層、第4クラッド層、第6クラッド層及び第2電流ブロック層を含む第2の半導体レーザ素子を形成する工程とを備えている。

【0030】第4の半導体レーザ素子アレイの製造方法によると、第3の半導体レーザ素子アレイの製造方法の特徴に加えて、第5クラッド層及び第6クラッド層を同時に形成できる。すなわち、互いに間隔をおいて平行に延びるリッジ形状を持つ第5及び第6の各クラッド層の開口パターンを持つ一のマスクパターンによって、一度の露光工程により両クラッド層を形成できるため、両クラッド層の間隔をリソグラフィの精度で決定できる。また、第5クラッド層及び第6クラッド層の側方の領域に第10の半導体層を形成するため、一の半導体層からそれぞれ第1電流ブロック層及び第2電流ブロック層を形成できるので、製造工程が簡単となる。

【0031】第3又は第4の半導体レーザ素子アレイの製造方法において、第1電流ブロック層及び第2電流ブロック層が、上面同士の基板面からの高さの誤差が約±1μm以下となるように形成されていることが好ましい。

【0032】

【発明の実施の形態】(第1の実施形態) 本発明の第1の実施形態について図面を参照しながら説明する。

【0033】図1は本発明の第1の実施形態に係る半導体レーザ素子アレイの断面構成を示している。図1に示すように、n型のGaAsからなる基板11上には、分離溝3により互いに分離された赤外半導体レーザ素子1A及び赤色半導体レーザ素子2Aがモノリシックに形成されている。

【0034】赤外半導体レーザ素子1Aは、基板11上に順次形成され、n型のGaAsからなり基板11上に成長する各半導体層の結晶性を向上させるバッファ層12と、n型の $Al_xGa_{1-x}As$ ($0 < x \leq 1$) からなり後述する第1活性層にキャリア(電子)及びキャリアの

(9)

15

再結合光を閉じ込める第1のn型クラッド層13と、発振波長が750nm~850nmとなる組成を持つAlGaAsからなる第1活性層14と、p型の $Al_{x1}Ga_{1-x1}As$ ($0 < x1 \leq 1$) からなり第1活性層14にキャリア(正孔)及びキャリアの再結合光を閉じ込める第1のp型クラッド層15と、p型の $Al_{x2}Ga_{1-x2}As$ ($0 \leq x2 \leq 1$) からなり後述する第1電流ブロック層の開口部の形成時にエッチングストップとなる第2のp型クラッド層16と、第1活性層14からの発光光のエネルギーよりも大きいエネルギーギャップ(バンドギャップ)を有し、第1活性層14にストライプ状の電流チャネルを形成するための開口部17a(但し、開口部17aは図面内で垂直方向に延びる。)を持つn型の $Al_{y1}Ga_{1-y1}As$ ($0 < y1 \leq 1$) からなる第1電流ブロック層17と、p型の $Al_{x3}Ga_{1-x3}As$ ($0 < x3 \leq 1$) からなり開口部17aを充填するように形成された第3のp型クラッド層18と、p型のGaAsからなりその上面に形成される第1p側電極(図示せず)とオーミック接触する第1のp型コンタクト層19とにより構成されている。

【0035】赤色半導体レーザ素子2Aは、バッファ層12上に、赤外半導体レーザ素子1Aと分離溝3を隔てて順次形成され、基板11上に成長する各半導体層の結晶性を向上させると共に第1活性層14と後述する第2活性層との基板面からの高さが一致するように膜厚が調整されたn型のGaAsからなる高さ調整用バッファ層20と、n型の $(Al_{z1}Ga_{1-z1})_{0.5}In_{0.5}P$ ($0 < z \leq 1$) からなり後述する第2活性層にキャリア(電子)及びキャリアの再結合光を閉じ込める第2のn型クラッド層23と、発振波長が635nm~680nmとなる組成を持つAlGaInPからなる多重量子井戸構造の第2活性層24と、p型の $(Al_{x4}Ga_{1-x4})_{0.5}In_{0.5}P$ ($0 < x4 \leq 1$) からなり第2活性層24にキャリア(正孔)及びキャリアの再結合光を閉じ込める第4のp型クラッド層25と、p型の $(Al_{x5}Ga_{1-x5})_{0.5}In_{0.5}P$ ($0 \leq x5 \leq 1$) からなり後述する第2電流ブロック層の開口部の形成時にエッチングストップとなる第5のp型クラッド層26と、第2活性層24からの発光光のエネルギーよりも大きいエネルギーギャップを有し、第2活性層24にストライプ状の電流チャネルを形成するための、第1電流ブロック層17の開口部17aとほぼ平行に延びる開口部27aを持つn型の $(Al_{y2}Ga_{1-y2})_{0.5}In_{0.5}P$ ($0 < y2 \leq 1$) からなる第2電流ブロック層27と、p型の $(Al_{x6}Ga_{1-x6})_{0.5}In_{0.5}P$ ($0 < x6 \leq 1$) からなり開口部27aを充填するように形成された第6のp型クラッド層28と、p型のGaAsからなり上面に形成される第2p側電極(図示せず)とオーミック接触する第2のp型コンタクト層29とにより構成されている。

【0036】ここで、分離溝3はバッファ層12の上面

16

が露出した状態であるが、基板11を露出させた状態でもよい。また、赤色半導体レーザ素子2Aの高さ調整用バッファ層20がバッファ層12を兼ねてもよい。

【0037】ここで、第1の実施形態に係る赤外半導体レーザ素子1Aにおいて、第1電流ブロック層17の開口部17aに含まれる領域における基板面に対して垂直な方向の実効屈折率 $n1$ と、開口部17aを除く領域における基板面に対して垂直な方向の実効屈折率 $n2$ との差 Δn が約 2×10^{-3} ~約 1×10^{-2} となるように、各半導体層の膜厚及びAlの組成等の構造パラメータが設定された屈折率導波型のレーザ素子である。

【0038】同様に、第1の実施形態に係る赤色半導体レーザ素子2Aにおいても、第2電流ブロック層27の開口部27aに含まれる領域における基板面に垂直な方向の実効屈折率 $n1$ と、開口部27aを除く領域における基板面に垂直な方向の実効屈折率 $n2$ との差 Δn が約 2×10^{-3} ~約 1×10^{-2} となるように、各半導体層の膜厚及びAlの組成等の構造パラメータが設定された屈折率導波型のレーザ素子である。

【0039】以下、赤外半導体レーザ素子1A及び赤色半導体レーザ素子2Aに対してノイズの低減に必要な自励発振特性を持たせる構造パラメータの一例を図面に基づいて説明する。

【0040】図2は第1の実施形態に係る赤外半導体レーザ素子1Aにおける第1のp型クラッド層15の膜厚及び第3のp型クラッド層18のAl組成 $x3$ と、実効屈折率差 Δn との関係を計算により求めた結果を表わしている。ここでは、他の構造パラメータを以下のように設定している。すなわち、第1のn型クラッド層13の膜厚は約 $1.5 \mu m$ としAl組成 x は0.5としている。第1活性層14の膜厚は約 $0.06 \mu m$ としている。第1のp型クラッド層15のAl組成 $x1$ は0.5としている。第2のp型クラッド層16の膜厚は約 $0.01 \mu m$ とし、Al組成 $x2$ は0.2としている。第1電流ブロック層17の膜厚は約 $1 \mu m$ とし、Al組成 $y1$ は0.65としている。第3のp型クラッド層18の膜厚は約 $2.2 \mu m$ としている。

【0041】図2から分かるように、第1のp型クラッド層15の膜厚 d_p が小さい程、また、第3のp型クラッド層18のAl組成 $X3$ が小さい程、実効屈折率差 Δn が大きくなる。安定な自励発振特性を得るためには実効屈折率差 $\Delta n = 2 \times 10^{-3} \sim 5 \times 10^{-3}$ を満足させる必要がある。例えば、第1のp型クラッド層15の膜厚 d_p を $0.20 \mu m$ とした場合には、第3のp型クラッド層18のAl組成 $X3$ を約0.61~0.74程度とすれば良いことが分かる。

【0042】なお、図2に示した実効屈折率差 $\Delta n = 2 \times 10^{-3} \sim 5 \times 10^{-3}$ を実現するための構造パラメータの組み合わせは一例に過ぎず、他の構造パラメータ(各半導体層のAl組成及び膜厚)を変更すると、適当な組

み合わせが変わることはいうまでもない。

【0043】同様に、赤色半導体レーザ素子2Aにおいても、実効屈折率差 $\Delta n = 2 \times 10^{-3} \sim 5 \times 10^{-3}$ を実現するための構造パラメータを適当に選ぶことにより、自励発振特性を実現させることができる。例えば、第2のn型クラッド層23のAl組成 z を0.7とし、第2活性層24の発振波長を635nm~680nmとする。第4のp型クラッド層25のAl組成 x_4 を0.7とし、膜厚を約0.1 μm ~0.3 μm とする。第5のp型クラッド層26のAl組成 x_5 を0.0~0.1とし、膜厚を約0.009 μm とする。第2電流ブロック層27のAl組成 y_2 を0.5とし、第6のp型クラッド層28のAl組成 x_6 を0.6~0.75とする。これにより、赤色半導体レーザ素子2Aにおける実効屈折率差 $\Delta n = 2 \times 10^{-3} \sim 5 \times 10^{-3}$ を実現できる。

【0044】また、第1の実施形態に係る赤色半導体レーザ素子2Aは、バッファ層12と第2のn型クラッド層23との間に、該赤色半導体レーザ素子2Aの各半導体結晶の品質を向上させるだけでなく、赤外半導体レーザ素子1Aの第1活性層14との基板面からの高さを調整するための高さ調整用バッファ層20が設けられていることを特徴とする。

【0045】例えば、赤外半導体レーザ素子1A及び赤色半導体レーザ素子2Aに対して比較的に高出力動作をさせるような場合には、第1のn型クラッド層13の膜厚は2.0 μm 以上が必要となり、一方、第2のn型クラッド層23の膜厚は1.5 μm 以上であればよい。従って、この場合には、高さ調整用バッファ層20の膜厚は0.5 μm 程度とすれば良い。

【0046】また、比較的に低出力動作をさせるような場合には、第1のn型クラッド層13の膜厚は1.5 μm 以上が必要であり、第2のn型クラッド層23の膜厚は1.1 μm 以上が必要となる。従って、この場合には、高さ調整用バッファ層20の膜厚は0.4 μm 程度とすれば良い。

【0047】以上説明したように、第1の実施形態によると、自励発振型の半導体レーザ素子アレイを実現でき、その上高出力動作が可能となる。さらに、2波長レーザ素子アレイのうちの短波長側、すなわち、赤色半導体レーザ素子2Aには、第1活性層14及び第2活性層24の基板面からの高さのばらつきを抑える高さ調整用バッファ層20が設けられているため、本実施形態に係る半導体レーザ素子アレイを光ディスク装置に組み込む場合に、光学系部品との位置合わせ等の調整が容易となる。

【0048】また、書き込み可能な光ディスクに必要な高出力のレーザ光が要求される場合には、前述の実効屈折率差 Δn を $4 \times 10^{-3} \sim 1 \times 10^{-2}$ とすることにより、横モードがさらに安定するため、高出力の半導体レーザ素子アレイを実現できる。

【0049】以下、第1の実施形態に係る半導体レーザ素子アレイの製造方法について図面を参照しながら説明する。

【0050】図3(a)~図3(d)及び図4(a)~図4(c)は第1の実施形態に係る半導体レーザ素子アレイの製造方法の工程順の断面構成を示している。まず、図3(a)に示すように、例えば、有機金属気相成長法(MOVPE)法を用いて、n型のGaAsからなる基板11上に、n型のGaAsからなるバッファ層12と、膜厚が約1.5 μm のn型のAl_{0.5}Ga_{0.5}Asからなる第1のn型クラッド層形成層13Aと、発振波長が750nm~850nmとなる組成を有し膜厚が約0.06 μm のAlGaAsからなる第1活性層形成層14Aと、膜厚が約0.25 μm のp型のAl_{0.5}Ga_{0.5}Asからなる第1のp型クラッド層形成層15Aと、膜厚が約0.01 μm のp型のAl_{0.2}Ga_{0.8}Asからなる第2のp型クラッド層形成層16Aと、膜厚が約1 μm のn型のAl_{0.65}Ga_{0.35}Asからなる第1電流ブロック層形成層17Aとを順次成長させる。

【0051】次に、図3(b)に示すように、第1電流ブロック層形成層17Aに対して、第2のp型クラッド層形成層16Aをエッチングストップとする化学的エッチングを選択的に行なうことにより、ストライプ状の開ロ部17aを形成する。

【0052】次に、図3(c)に示すように、再度、MOVPE法により、第1電流ブロック層形成層17Aの上に開口部17aが充填されるように全面にわたって膜厚が約2.2 μm のp型のAl_{0.6}Ga_{0.4}Asからなる第3のp型クラッド層形成層18Aを成長させ、続いて、第3のp型クラッド層形成層18Aの上に、高濃度のp型のGaAsからなる第1のp型コンタクト層形成層19Aを成長させる。

【0053】次に、図3(d)に示すように、第1のp型コンタクト層形成層19Aの上における第1電流ブロック層形成層17Aの開口部17aを含む赤外レーザ素子形成領域1をマスクして、第1のn型クラッド層形成層13A、第1活性層形成層14A、第1のp型クラッド層形成層15A、第2のp型クラッド層形成層16A、第1電流ブロック層形成層17A、第3のp型クラッド層形成層18A及び第1のp型コンタクト層形成層19Aに対して化学的エッチングを行なうことにより、基板11上にバッファ層12が露出する赤色レーザ素子形成領域2を形成する。これにより、赤外レーザ素子形成領域1には、第1のn型クラッド層形成層13Aから第1のn型クラッド層13が形成され、第1活性層形成層14Aから第1活性層14が形成され、第1のp型クラッド層形成層15Aから第1のp型クラッド層15が形成され、第2のp型クラッド層形成層16Aから第2のp型クラッド層16が形成され、第1電流ブロック層形成層17Aから第1電流ブロック層17が形成され、

(11)

19

第3のp型クラッド層形成層18Aから第3のp型クラッド層18が形成され、第1のp型コンタクト層形成層19Aから第1のp型コンタクト層19が形成される。ここで、赤色レーザ素子形成領域2を形成するエッチング処理は基板11に達するまで行なってもよい。

【0054】次に、図4(a)に示すように、MOVPE法を用いて、基板11上に赤色レーザ素子形成領域2を含む全面にわたって、膜厚が約 $0.4\mu\text{m}$ のn型GaAsからなる高さ調整用バッファ層形成層20Aを成長させる。続いて、高さ調整用バッファ層形成層20Aの上に、膜厚が約 $1.1\mu\text{m}$ のn型の $(\text{Al}_{0.7}\text{Ga}_{0.3})_{0.5}\text{In}_{0.5}\text{P}$ からなる第2のn型クラッド層形成層23Aと、発振波長が $635\text{nm}\sim 680\text{nm}$ となる組成を持つ AlGaInP からなるMQW構造の第2活性層形成層24Aと、膜厚が約 $0.25\mu\text{m}$ のp型の $(\text{Al}_{0.7}\text{Ga}_{0.3})_{0.5}\text{In}_{0.5}\text{P}$ からなる第4のp型クラッド層形成層25Aと、膜厚が約 $0.009\mu\text{m}$ のp型の $(\text{Al}_{0.1}\text{Ga}_{0.9})_{0.5}\text{In}_{0.5}\text{P}$ からなる第5のp型クラッド層形成層26Aと、膜厚が約 $1\mu\text{m}$ のn型の $(\text{Al}_{0.5}\text{Ga}_{0.5})_{0.5}\text{In}_{0.5}\text{P}$ からなる第2電流ブロック層形成層27Aとを順次成長させる。

【0055】次に、図4(b)に示すように、第2電流ブロック層形成層27Aにおける赤色レーザ素子形成領域2に対して、第5のp型クラッド層形成層26Aをエッチングストップとする化学的エッチングを選択的に行なうことにより、第1電流ブロック層17の開口部17aとほぼ平行に延びるストライプ状の開口部27aを形成する。続いて、MOVPE法により、第2電流ブロック層形成層27Aの上に開口部27aが充填されるように全面にわたって膜厚が約 $2.2\mu\text{m}$ のp型の $(\text{Al}_{0.6}\text{Ga}_{0.4})_{0.5}\text{In}_{0.5}\text{P}$ からなる第6のp型クラッド層形成層28Aを成長させ、続いて、第6のp型クラッド層形成層28Aの上に、高濃度のp型のGaAsからなる第2のp型コンタクト層形成層29Aを成長させる。

【0056】次に、図4(c)に示すように、赤外レーザ素子形成領域1及び赤色レーザ素子形成領域2をそれぞれマスクして、高さ調整用バッファ層形成層20A、第2のn型クラッド層形成層23A、第2活性層形成層24A、第4のp型クラッド層形成層25A、第5のp型クラッド層形成層26A、第2電流ブロック層形成層27A、第6のp型クラッド層形成層28A及び第2のp型コンタクト層形成層29Aに対して、バッファ層12又は基板11が露出するまで化学的エッチングを行なうことにより、赤色レーザ素子形成領域2に赤色半導体レーザ素子2Aが形成される。従って、この赤色半導体レーザ素子2Aは、高さ調整用バッファ層形成層20Aからなる高さ調整用バッファ層20と、第2のn型クラッド層形成層23Aからなる第2のn型クラッド層23と、第2活性層形成層24Aか

20

らなる第2活性層24と、第4のp型クラッド層形成層25Aからなる第4のp型クラッド層25と、第5のp型クラッド層形成層26Aからなる第5のp型クラッド層26と、第2電流ブロック層形成層27Aからなる第2電流ブロック層27と、第6のp型クラッド層形成層28Aからなる第6のp型クラッド層28と、第2のp型コンタクト層形成層29Aからなる第2のp型コンタクト層29とを含む構成となる。

【0057】ここで、赤外半導体レーザ素子1Aと赤色半導体レーザ素子2Aとの発光点同士の間隔、すなわち、該発光点同士の間隔を規制する第1電流ブロック層17の第1の開口部と第2電流ブロック層27の開口部27aとの間隔は、およそ $80\mu\text{m}\sim 300\mu\text{m}$ であることが望ましい。第1の実施形態に係る半導体レーザ素子アレイは、1つの光学系部品で半導体レーザ素子アレイから出射される2本のレーザ光を利用し、それぞれ対応する受光素子により、RF信号、トラッキングエラー信号又はフォーカスエラー信号等の信号処理を行なうため、赤外半導体レーザ素子用の赤外受光素子及び赤色半導体レーザ用の赤色受光素子を必要とする。従って、各受光素子の配置は、各半導体レーザ素子の発光点の間隔により決定される。このとき、発光点同士の間隔が小さ過ぎると、赤外受光素子と赤色受光素子とを独立させて設置することが困難となる。逆に、発光点同士の間隔が大き過ぎると1つの光学系部品で半導体レーザ素子アレイからの2つのレーザ光を利用できなくなる。

【0058】図5は第1の実施形態に係る半導体レーザ素子アレイを実装した様子を示している。図5において、図1に示す素子アレイの構成部材と同一の構成部材には同一の符号を付している。図5に示すように、図1に示す半導体レーザ素子アレイが、導電性及び放熱性に優れる部材、例えば、シリコン(Si)又は炭化ケイ素(SiC)からなるサブマウント10の主面上にジャンクションダウン法により実装されている。ここで、赤外半導体レーザ素子1A及び赤色半導体レーザ素子2Aは、共にサブマウント10の主面からの第1活性層14及び第2活性層24までのそれぞれの距離H1、H2を一致させることが好ましい。

【0059】一般に、赤外受光素子及び赤色受光素子はその受光面が複数の受光領域に分割されており、各受光領域に入射されるレーザ光の受光位置には高い精度が要求される。光信号の信号処理は、分割された受光領域に入射される光信号同士の演算により行なわれるため、受光領域の所定位置にレーザ光が入射しないと所定の信号処理を行なえなくなる。従って、赤外半導体レーザ素子1Aと赤色半導体レーザ素子2Aとの各発光点の位置精度は、信号処理を行なう上で極めて重要となる。

【0060】図5におけるサブマウント10の主面の面内方向(X-Y方向)の発光点の位置精度は、赤外半導体レーザ素子1Aの開口部17a及び赤色半導体レーザ

素子2Aの開口部27aの各開口位置の精度で決定され、これはフォトリソグラフィ工程におけるリソグラフィの精度そのものである。この場合は、アライメントキーマスク等の工夫により±2μmの精度を容易に実現できる。

【0061】一方、サブマウント10の主面に対して垂直方向(Z方向)の位置精度は、赤外半導体レーザ素子1Aにおいては、第1活性層14から第1のp型コンタクト層19の総膜厚により決定され、赤色半導体レーザ素子2Aにおいては、第2活性層24から第2のp型コンタクト層29の総膜厚により決定される。

【0062】しかしながら、前述したように、赤外半導体レーザ素子1A及び赤色半導体レーザ素子2Aの構造パラメータは、自励発振型又は高出力型等によって、各クラッド層及び活性層の膜厚は一意に決まらない。従って、各活性層に対して基板11側の領域においては、バッファ層12又は高さ調整用バッファ層20の膜厚を調整することにより、Z方向の発光点の位置精度を確保することが重要となる。一方、第1活性層14及び第2活性層24に対する基板11と反対側の領域においては、第1のp型コンタクト層19及び第2のp型コンタクト層29の膜厚により、Z方向の発光点の位置精度を確保することが重要となる。

【0063】第1の実施形態においては、例えば、赤色半導体レーザ素子2Aにおける第2電流ブロック層27の膜厚を0.3μm~1.0μmの範囲で変更した場合には、赤色半導体レーザ素子2Aの第2のp型コンタクト層29の膜厚を2.851μm~3.551μmの範囲で調整することにより、2つの半導体レーザ素子1A、2Aの発光点の位置を高精度に決定することができる。

【0064】また、各半導体層の結晶成長をMOVPE法により行なうため、膜厚の制御を原子層オーダーで制御できるので、発光点の位置精度を確実に向上できる。また、他の成長方法として、さらに高精度な膜厚の制御を行なえる電子線エビタキシ(MBE)法を用いてもよい。

【0065】また、第1の実施形態においては、赤外半導体レーザ素子1Aを赤色半導体レーザ素子2Aよりも先に形成するため、以下に示すような格別な効果を奏する。一般に、赤色半導体レーザ素子2Aは、AlGaInPを含む半導体により構成されているため、600℃以上の高温プロセスによって、p型のドーパントである亜鉛(Zn)がp型半導体層から他の層に拡散する。このため、赤色半導体レーザ素子2Aを赤外半導体レーザ素子1Aよりも先に形成すると、赤外半導体レーザ素子1Aの製造工程に含まれる600℃以上の高温プロセスを2回も通るため、赤色半導体レーザ素子2Aのp型クラッド層25等から第2活性層24への亜鉛の拡散が顕著となり、第2活性層24の発光特性を劣化させてしまう。従って、第1の実施形態のように、AlGaAsを

含む半導体からなる赤外半導体レーザ素子1Aを先に形成することが半導体レーザ素子アレイの性能及び信頼性を確保する上で好ましい。

【0066】(第1の実施形態の一変形例)以下、本発明の第1の実施形態の一変形例について図面を参照しながら説明する。

【0067】図6は第1の実施形態の一変形例に係る半導体レーザ素子アレイの断面構成を示している。ここで、図6において、図1に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。図6に示すように、n型のGaAsからなる基板11上には、分離溝3により互いに分離された赤外半導体レーザ素子1B及び赤色半導体レーザ素子2Aがモノリシックに形成されている。

【0068】本変形例に係る赤外半導体レーザ素子1Bは、第2のp型クラッド層36がp型の $(Al_{x_5}Ga_{1-x_5})_{0.5}In_{0.5}P$ からなり、第1電流ブロック層37がn型の $(Al_{y_2}Ga_{1-y_2})_{0.5}In_{0.5}P$ からなり、第3のp型クラッド層38がp型の $(Al_{x_6}Ga_{1-x_6})_{0.5}In_{0.5}P$ からなり、第1のp型コンタクト層39がp型GaAsからなる点が、第1の実施形態に係る赤外半導体レーザ素子1Aと異なる。すなわち、第2のp型クラッド層36、第1電流ブロック層37、第3のp型クラッド層38及び第1のp型コンタクト層39の各組成を、赤色半導体レーザ素子2Aのそれぞれ対応する、第5のクラッド層26、第2電流ブロック層27、第6のp型クラッド層28及び第2のp型コンタクト層29の各組成と同一としている。

【0069】このようにすると、第3のp型クラッド層38及び第6のp型クラッド層28を1回の成長工程で形成でき、また、第1のp型コンタクト層39及び第2のp型コンタクト層29を1回の成長工程で形成できるため、製造工程を簡略化することができる。

【0070】以下、本変形例に係る半導体レーザ素子アレイの製造方法について図面を参照しながら説明する。

【0071】図7(a)~図7(c)及び図8(a)~図8(c)は第1の実施形態の一変形例に係る半導体レーザ素子アレイの製造方法の工程順の断面構成を示している。

【0072】まず、図7(a)に示すように、例えば、有機金属気相成長法(MOVPE)法を用いて、n型のGaAsからなる基板11上に、n型のGaAsからなるバッファ層12と、膜厚が約1.5μmのn型の $Al_{0.5}Ga_{0.5}As$ からなる第1のn型クラッド層形成層13Aと、発振波長が750nm~850nmとなる組成を有し膜厚が約0.06μmの $AlGaAs$ からなる第1活性層形成層14Aと、膜厚が約0.25μmのp型の $Al_{0.5}Ga_{0.5}As$ からなる第1のp型クラッド層形成層15Aと、膜厚が約0.01μmのp型の $(Al_{0.5}Ga_{0.5})_{0.5}In_{0.5}P$ からなる第2のp型クラッド層

ド層形成層36Aと、膜厚が約 $1\mu\text{m}$ のn型の $(\text{Al}_{0.5}\text{Ga}_{0.5})_{0.5}\text{In}_{0.5}\text{P}$ からなる第1電流ブロック層形成層37Aとを順次成長させる。

【0073】次に、図7(b)に示すように、第1電流ブロック層形成層37Aの上の赤外レーザ素子形成領域1をマスクして、第1のn型クラッド層形成層13A、第1活性層形成層14A、第1のp型クラッド層形成層15A、第2のp型クラッド層形成層36A及び第1電流ブロック層形成層37Aに対して化学的エッチングを行なうことにより、基板11上にバッファ層12が露出する赤色レーザ素子形成領域2を形成する。これにより、赤外レーザ素子形成領域1には、第1のn型クラッド層形成層13Aから第1のn型クラッド層13が形成され、第1活性層形成層14Aから第1活性層14が形成され、第1のp型クラッド層形成層15Aから第1のp型クラッド層15が形成され、第2のp型クラッド層形成層36Aから第2のp型クラッド層36が形成され、第1電流ブロック層形成層37Aから第1電流ブロック層37が形成される。ここで、赤色レーザ素子形成領域2を形成するエッチングは、基板11に達するまで行なってもよい。

【0074】次に、図7(c)に示すように、MOVPE法を用いて、基板11上に赤色レーザ素子形成領域2を含む全面にわたって、膜厚が約 $0.4\mu\text{m}$ のn型GaAsからなる高さ調整用バッファ層形成層20Aを成長させる。続いて、高さ調整用バッファ層形成層20Aの上に、膜厚が約 $1.1\mu\text{m}$ のn型の $(\text{Al}_{0.7}\text{Ga}_{0.3})_{0.5}\text{In}_{0.5}\text{P}$ からなる第2のn型クラッド層形成層23Aと、発振波長が $635\text{nm}\sim 680\text{nm}$ となる組成を持つ AlGaInP からなるMQW構造の第2活性層形成層24Aと、膜厚が約 $0.25\mu\text{m}$ のp型の $(\text{Al}_{0.7}\text{Ga}_{0.3})_{0.5}\text{In}_{0.5}\text{P}$ からなる第4のp型クラッド層形成層25Aと、膜厚が約 $0.009\mu\text{m}$ のp型の $(\text{Al}_{0.1}\text{Ga}_{0.9})_{0.5}\text{In}_{0.5}\text{P}$ からなる第5のp型クラッド層形成層26Aと、膜厚が約 $1\mu\text{m}$ のn型の $(\text{Al}_{0.5}\text{Ga}_{0.5})_{0.5}\text{In}_{0.5}\text{P}$ からなる第2電流ブロック層形成層27Aとを順次成長させる。

【0075】次に、図8(a)に示すように、第2電流ブロック層形成層27Aの上の赤色レーザ素子形成領域2をマスクして、赤外レーザ素子形成領域1の第1電流ブロック層37が露出するまで化学的エッチングを行なう。その後、露出した第1電流ブロック層37及び第2電流ブロック層形成層27Aに対して、第2のp型クラッド層形成層36及び第5のp型クラッド層形成層26Aをそれぞれエッチングストップとする化学的エッチングを選択的に行なうことにより、互いにほぼ平行に延びるストライプ状の開口部37a、27aを同時に形成する。

【0076】次に、図8(b)に示すように、MOVPE法により、第1電流ブロック層37及び第2電流ブ

ック層形成層27Aの上に開口部37a、27aが充填されるように全面にわたって膜厚が約 $2.2\mu\text{m}$ のp型の $(\text{Al}_{0.6}\text{Ga}_{0.4})_{0.5}\text{In}_{0.5}\text{P}$ からなる第6のp型クラッド層形成層28Aを成長させ、続いて、第6のp型クラッド層形成層28Aの上に、高濃度のp型のGaAsからなる第2のp型コンタクト層形成層29Aを成長させる。

【0077】次に、図8(c)に示すように、第2のp型コンタクト層形成層29Aの上の赤外レーザ素子形成領域1及び赤色レーザ素子形成領域2をマスクして、高さ調整用バッファ層形成層20A、第2のn型クラッド層形成層23A、第2活性層形成層24A、第4のp型クラッド層形成層25A、第5のp型クラッド層形成層26A、第2電流ブロック層形成層27A、第6のp型クラッド層形成層28A及び第2のp型コンタクト層形成層29Aに対して、バッファ層12又は基板11が露出するまで化学的エッチングを行なって分離溝3を形成する。これにより、赤外レーザ素子形成領域1には、第1電流ブロック層37の上に、第6のp型クラッド層形成層28Aからなる第3のp型クラッド層38と、第2のp型コンタクト層形成層29Aからなる第1のp型コンタクト層39が形成されることにより、赤外半導体レーザ素子1Bが完成する。一方、赤色レーザ素子形成領域2には、第1の実施形態と同一の構成の赤色半導体レーザ素子2Aが完成する。

【0078】このように、本変形例によると、第2のp型クラッド層36と第5のp型クラッド層26とを同一の組成とし、第1電流ブロック層37と第2電流ブロック層27とも同一の組成としているため、第3のp型クラッド層38及び第6のp型クラッド層28を一の半導体層である第6のp型クラッド層形成層28Aから形成できる。同様に、一の半導体層である第2のp型コンタクト層形成層29Aから第1のp型コンタクト層39及び第2のp型コンタクト層29を形成できるため、結晶成長工程を削減することができる。

【0079】その上、各電流ブロック層37、27の開口部37a、27aを1度のフォトリソグラフィ工程で形成できるため、各レーザ素子1B、2Aの発光点の位置精度を向上できる。

【0080】なお、本変形例とは逆に、赤外半導体レーザ素子1Bの第2のp型クラッド層36、第1電流ブロック層37及び第3のp型クラッド層38の組成、並びに赤色半導体レーザ素子2Aの第5のp型クラッド層26、第2電流ブロック層27及び第6のp型クラッド層28の組成を共に AlGaAs としてもよい。

【0081】(第2の実施形態)以下、本発明の第2の実施形態について図面を参照しながら説明する。

【0082】図9は本発明の第2の実施形態に係る半導体レーザ素子アレイの断面構成を示している。図9に示すように、n型のGaAsからなる基板11上には、分

(14)

25

離溝3により分離された赤外半導体レーザ素子1C及び赤色半導体レーザ素子2Cがモノリシックに形成されている。

【0083】赤外半導体レーザ素子1Cは、基板11上に順次形成され、n型のGaAsからなるバッファ層12と、n型の $Al_xGa_{1-x}As$ ($0 < x \leq 1$) からなる第1のn型クラッド層13と、発振波長が750nm～850nmとなる組成を持つ $AlGaAs$ からなる第1活性層14と、p型の $Al_{x1}Ga_{1-x1}As$ ($0 < x1 \leq 1$) からなる第1のp型クラッド層15と、p型の $Al_{x2}Ga_{1-x2}As$ ($0 \leq x2 \leq 1$) からなる第2のp型クラッド層16とを有している。さらに、第2のp型クラッド層16の上に、p型の $Al_{x3}Ga_{1-x3}As$ ($0 < x3 \leq 1$) からなり図面内で垂直方向に延びるリッジ形状を持つ第3のp型クラッド層47と、第2のp型クラッド層16の上における第3のp型クラッド層47の側方の領域に形成され、第1活性層14からの発光光のエネルギーよりも大きいエネルギーギャップを持つn型の $Al_{y1}Ga_{1-y1}As$ ($0 < y1 \leq 1$) からなる第1電流ブロック層48と、該第1電流ブロック層48の上に第3のp型クラッド層47を含む全面に形成されたp型のGaAsからなりその上面に形成される第1p側電極(図示せず)とオーミック接触する第1のp型コンタクト層49とを有している。

【0084】赤色半導体レーザ素子2Cは、バッファ層12上に、赤外半導体レーザ素子1Cと分離溝3を隔てて順次形成され、基板11上に成長する各半導体層の結晶性を向上させると共に第1活性層14と後述する第2活性層との基板面からの高さが一致するように膜厚が調整されたn型のGaAsからなる高さ調整用バッファ層20と、n型の $(Al_zGa_{1-z})_{0.5}In_{0.5}P$ ($0 < z \leq 1$) からなる第2のn型クラッド層23と、発振波長が635nm～680nmとなる組成を持つ $AlGaInP$ からなる多重量子井戸構造の第2活性層24と、p型の $(Al_{x4}Ga_{1-x4})_{0.5}In_{0.5}P$ ($0 < x4 \leq 1$) からなる第4のp型クラッド層25と、p型の $(Al_{x5}Ga_{1-x5})_{0.5}In_{0.5}P$ ($0 \leq x5 \leq 1$) からなる第5のp型クラッド層26とを有している。さらに、第5のp型クラッド層26の上に、p型の $(Al_{x6}Ga_{1-x6})_{0.5}In_{0.5}P$ ($0 < x6 \leq 1$) からなり第3のp型クラッド層47とほぼ平行に延びるリッジ形状を持つ第6のp型クラッド層57と、第5のp型クラッド層26の上における第6のp型クラッド層57の側方の領域に形成され、第2活性層24からの発光光のエネルギーよりも大きいエネルギーギャップを持つn型の $(Al_{y2}Ga_{1-y2})_{0.5}In_{0.5}P$ ($0 < y2 \leq 1$) からなる第2電流ブロック層58と、該第2電流ブロック層58の上に第6のp型クラッド層57を含む全面に形成されたp型のGaAsからなりその上面に形成される第2p側電極(図示せず)とオーミック接触する第2のp型コンタク

26

ト層59とを有している。

【0085】第2の実施形態においても、第1の実施形態で示したように、赤外半導体レーザ素子1C及び赤色半導体レーザ素子2Cに対して実効屈折率差 $\Delta n = 2 \times 10^{-3} \sim 5 \times 10^{-3}$ を実現するための構造パラメータを適当に選ぶことにより、自励発振特性を実現させることができる。

【0086】以下、第2の実施形態に係る半導体レーザ素子アレイの製造方法について図面を参照しながら説明する。

【0087】図10(a)～図10(d)及び図11(a)～図11(c)は第2の実施形態に係る半導体レーザ素子アレイの製造方法の工程順の断面構成を示している。まず、図10(a)に示すように、例えば、MOVPE法を用いて、n型のGaAsからなる基板11上に、n型のGaAsからなるバッファ層12と、膜厚が約 $1.5 \mu m$ のn型の $Al_{0.5}Ga_{0.5}As$ からなる第1のn型クラッド層形成層13Aと、発振波長が750nm～850nmとなる組成を有し膜厚が約 $0.06 \mu m$ の $AlGaAs$ からなる第1活性層形成層14Aと、膜厚が約 $0.25 \mu m$ のp型の $Al_{0.5}Ga_{0.5}As$ からなる第1のp型クラッド層形成層15Aと、膜厚が約 $0.01 \mu m$ のp型の $Al_{0.2}Ga_{0.8}As$ からなる第2のp型クラッド層形成層16Aと、膜厚が約 $2.2 \mu m$ のp型の $Al_{0.6}Ga_{0.4}As$ からなる第3のp型クラッド層形成層47Aとを順次成長させる。

【0088】次に、図10(b)に示すように、第3のp型クラッド層形成層47Aに対して、第2のp型クラッド層形成層16Aをエッチングストップとする化学的エッチングを選択的に行なうことにより、第3のp型クラッド層形成層47Aからリッジ形状の第3のp型クラッド層47を形成する。

【0089】次に、図10(c)に示すように、第2のp型クラッド層形成層16Aの上における第3のp型クラッド層47の側方の領域にn型の $Al_{0.65}Ga_{0.35}As$ からなる第1電流ブロック層形成層48Aを選択的に形成し、続いて、第1電流ブロック層形成層48Aの上に第3のp型クラッド層47を含む全面にわたって高濃度のp型のGaAsからなる第1のp型コンタクト層形成層49Aを成長させる。

【0090】次に、図10(d)に示すように、第1のp型コンタクト層形成層49Aの上の第3のp型クラッド層47を含む赤外レーザ素子形成領域1をマスクして、第1のn型クラッド層形成層13A、第1活性層形成層14A、第1のp型クラッド層形成層15A、第2のp型クラッド層形成層16A、第1電流ブロック層形成層48A及び第1のp型コンタクト層形成層49Aに対して化学的エッチングを行なうことにより、基板11上にバッファ層12が露出する赤色レーザ素子形成領域2を形成する。これにより、赤外レーザ素子形成領域1

(15)

27

には、第1のn型クラッド層形成層13Aから第1のn型クラッド層13が形成され、第1活性層形成層14Aから第1活性層14が形成され、第1のp型クラッド層形成層15Aから第1のp型クラッド層15が形成され、第2のp型クラッド層形成層16Aから第2のp型クラッド層16が形成され、第1電流ブロック層形成層48Aから第1電流ブロック層48が形成され、第1のp型コンタクト層形成層49Aから第1のp型コンタクト層49が形成される。ここで、赤色レーザ素子形成領域2を形成するエッチング処理は基板11に達するまで行なってもよい。

【0091】次に、図11(a)に示すように、MOVPE法を用いて、基板11上に赤色レーザ素子形成領域2を含む全面にわたって、膜厚が約0.4 μ mのn型GaAsからなる高さ調整用バッファ層形成層20Aを成長させる。続いて、高さ調整用バッファ層形成層20Aの上に、膜厚が約1.1 μ mのn型の(A₁0.7Ga_{0.3})0.5In_{0.5}Pからなる第2のn型クラッド層形成層23Aと、発振波長が635nm~680nmとなる組成を持つAlGaInPからなるMQW構造の第2活性層形成層24Aと、膜厚が約0.25 μ mのp型の(A₁0.7Ga_{0.3})0.5In_{0.5}Pからなる第4のp型クラッド層形成層25Aと、膜厚が約0.009 μ mのp型の(A₁0.1Ga_{0.9})0.5In_{0.5}Pからなる第5のp型クラッド層形成層26Aと、膜厚が約2.2 μ mのp型の(A₁0.6Ga_{0.4})0.5In_{0.5}Pからなる第6のp型クラッド層形成層57Aを順次成長させる。

【0092】次に、図11(b)に示すように、第6のp型クラッド層形成層57Aにおける赤色レーザ素子形成領域2に対して、第5のp型クラッド層形成層26Aをエッチングストップとする化学的エッチングを選択的に行なうことにより、第6のp型クラッド層形成層57Aからなり、第3のp型クラッド層47とほぼ平行に延びるリッジ形状の第6のp型クラッド層57を形成する。続いて、MOVPE法により、第5のp型クラッド層形成層26Aの上における第6のp型クラッド層57の側方の領域にn型の(A₁0.5Ga_{0.5})0.5In_{0.5}Pからなる第2電流ブロック層形成層58Aを選択的に形成する。続いて、第2電流ブロック層形成層58Aの上に第6のp型クラッド層57を含む全面にわたって高濃度のp型のGaAsからなる第12p型コンタクト層形成層59Aを成長させる。

【0093】次に、図11(c)に示すように、赤外レーザ素子形成領域1及び赤色レーザ素子形成領域2をマスクして、高さ調整用バッファ層形成層20A、第2のn型クラッド層形成層23A、第2活性層形成層24A、第4のp型クラッド層形成層25A、第5のp型クラッド層形成層26A、第2電流ブロック層形成層58A及び第2のp型コンタクト層形成層59Aに対して、バッファ層12又は基板11が露出するまで化学的エッ

28

チングを行なって分離溝3を形成する。これにより、赤色レーザ素子形成領域2に赤色半導体レーザ素子2Cが形成される。従って、この赤色半導体レーザ素子2Cは、高さ調整用バッファ層形成層20Aからなる高さ調整用バッファ層20と、第2のn型クラッド層形成層23Aからなる第2のn型クラッド層23と、第2活性層形成層24Aからなる第2活性層24と、第4のp型クラッド層形成層25Aからなる第4のp型クラッド層25と、第5のp型クラッド層形成層26Aからなる第5のp型クラッド層26と、第2電流ブロック層形成層58Aからなる第2電流ブロック層58と、第6のp型クラッド層57と、第2のp型コンタクト層形成層59Aからなる第2のp型コンタクト層59とを含む構成となる。

【0094】前述した第1の実施形態に係る半導体レーザ素子アレイは、各電流ブロック層に開口部を設ける、いわゆるインナーストライプ型の電流チャネルを有する構成であるのに対し、第2の実施形態に係る半導体レーザ素子アレイは、p型クラッド層の上部にリッジ部を形成し、該リッジ部の側方に電流ブロック層を設けることにより電流チャネルを設ける構成としている。

【0095】第2の実施形態においても、各電流ブロック層のエネルギーギャップは各活性層のエネルギーギャップよりも大きい。また、第1の実施形態で説明したように、赤外半導体レーザ素子1C及び赤色半導体レーザ素子2Cに対して、それぞれ実効屈折率差 Δn が $2 \times 10^{-3} \sim 5 \times 10^{-3}$ となるように構造パラメータを選ぶことにより、自励発振特性を実現させることができる。

【0096】また、短波長側の赤色半導体レーザ素子2Cには、バッファ層12と第2のn型クラッド層23との間に、該赤色半導体レーザ素子2Cの各半導体結晶の品質を向上させ且つ赤外半導体レーザ素子1Cの第1活性層14との基板面からの高さを調整するための高さ調整用バッファ20を設けているため、各レーザ素子1C、2Cの発光点の位置精度を容易に且つ確実に向上できる。

【0097】また、赤外半導体レーザ素子1Cを赤色半導体レーザ素子2Cよりも先に形成するため、赤色半導体レーザ素子2Cのp型クラッド層25、26、57に含まれるp型ドーパントの亜鉛が第2活性層24へ拡散することを防止できる。

【0098】(第2の実施形態の第1変形例)以下、本発明の第2の実施形態の第1変形例について図面を参照しながら説明する。

【0099】図12は第2の実施形態の第1変形例に係る半導体レーザ素子アレイの断面構成を示している。ここで、図12において、図9に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。図12に示すように、n型のGaAsからなる基板11上には、分離溝3により互いに分離された赤外半導

体レーザ素子1D及び赤色半導体レーザ素子2Cがモノリシックに形成されている。

【0100】第1変形例に係る赤外半導体レーザ素子1Dは、第2のp型クラッド層66がp型の $(Al_{x_5}Ga_{1-x_5})_{0.5}In_{0.5}P$ からなり、第3のp型クラッド層67がp型の $(Al_{x_6}Ga_{1-x_6})_{0.5}In_{0.5}P$ からなり、第1電流ブロック層68がn型の $(Al_{y_2}Ga_{1-y_2})_{0.5}In_{0.5}P$ からなり、第1のp型コンタクト層69がp型GaAsからなる点が、第2の実施形態に係る赤外半導体レーザ素子1Cと異なる。すなわち、第2のp型クラッド層66、第3のp型クラッド層67、第1電流ブロック層68及び第1のp型コンタクト層69の各組成を、赤色半導体レーザ素子2Cのそれぞれ対応する、第5のクラッド層26、第6のp型クラッド層57、第2電流ブロック層58及び第2のp型コンタクト層59の各組成と同一としている。

【0101】このようにすると、第1電流ブロック層68及び第2電流ブロック層58を1回の成長工程で形成でき、また、第1のp型コンタクト層69及び第2のp型コンタクト層59を1回の成長工程で形成できるため、製造工程を簡略化することができる。

【0102】以下、第1変形例に係る半導体レーザ素子アレイの製造方法について図面を参照しながら説明する。

【0103】図13(a)～図13(c)及び図14(a)～図14(c)は第1変形例に係る半導体レーザ素子アレイの製造方法の工程順の断面構成を示している。まず、図13(a)に示すように、例えば、有機金属気相成長法(MOVPE)法を用いて、n型のGaAsからなる基板11上に、n型のGaAsからなるバッファ層12と、膜厚が約 $1.5\mu m$ のn型の $Al_{0.5}Ga_{0.5}As$ からなる第1のn型クラッド層形成層13Aと、発振波長が $750nm\sim 850nm$ となる組成を有し膜厚が約 $0.06\mu m$ の $AlGaAs$ からなる第1活性層形成層14Aと、膜厚が約 $0.25\mu m$ のp型の $Al_{0.5}Ga_{0.5}As$ からなる第1のp型クラッド層形成層15Aと、膜厚が約 $0.01\mu m$ のp型の $(Al_{0.5}Ga_{0.5})_{0.5}In_{0.5}P$ からなる第2のp型クラッド層形成層66Aと、膜厚が約 $2.2\mu m$ のp型の $(Al_{0.6}Ga_{0.4})_{0.5}In_{0.5}P$ からなる第3のp型クラッド層形成層67Aを順次成長させる。

【0104】次に、図13(b)に示すように、第3のp型クラッド層形成層67Aの上の赤外レーザ素子形成領域1をマスクして、第1のn型クラッド層形成層13A、第1活性層形成層14A、第1のp型クラッド層形成層15A、第2のp型クラッド層形成層66A及び第3のp型クラッド層形成層67Aに対して化学的エッチングを行なうことにより、基板11上にバッファ層12が露出する赤色レーザ素子形成領域2を形成する。これにより、赤外レーザ素子形成領域1には、第1のn型ク

ラッド層形成層13Aから第1のn型クラッド層13が形成され、第1活性層形成層14Aから第1活性層14が形成され、第1のp型クラッド層形成層15Aから第1のp型クラッド層15が形成され、第2のp型クラッド層形成層66Aから第2のp型クラッド層66が形成される。ここで、赤色レーザ素子形成領域2を形成するエッチングは、基板11に達するまで行なってもよい。

【0105】次に、図13(c)に示すように、MOVPE法を用いて、基板11上に赤色レーザ素子形成領域2を含む全面にわたって、膜厚が約 $0.4\mu m$ のn型GaAsからなる高さ調整用バッファ層形成層20Aを成長させる。続いて、高さ調整用バッファ層形成層20Aの上に、膜厚が約 $1.1\mu m$ のn型の $(Al_{0.7}Ga_{0.3})_{0.5}In_{0.5}P$ からなる第2のn型クラッド層形成層23Aと、発振波長が $635nm\sim 680nm$ となる組成を持つ $AlGaInP$ からなるMQW構造の第2活性層形成層24Aと、膜厚が約 $0.25\mu m$ のp型の $(Al_{0.7}Ga_{0.3})_{0.5}In_{0.5}P$ からなる第4のp型クラッド層形成層25Aと、膜厚が約 $0.009\mu m$ のp型の $(Al_{0.1}Ga_{0.9})_{0.5}In_{0.5}P$ からなる第5のp型クラッド層形成層26Aと、膜厚が約 $2.2\mu m$ のp型の $(Al_{0.6}Ga_{0.4})_{0.5}In_{0.5}P$ からなる第6のp型クラッド層形成層57Aを順次成長させる。

【0106】次に、図14(a)に示すように、第6のp型クラッド層形成層57Aの上の赤色レーザ素子形成領域2をマスクして、赤外レーザ素子形成領域1の第3のp型クラッド層形成層67Aが露出するまで化学的エッチングを行なう。その後、露出した第3のp型クラッド層形成層67A及び第6のp型クラッド層形成層57Aに対して、第2のp型クラッド層形成層66及び第5のp型クラッド層形成層26Aをそれぞれエッチングストッパとする化学的エッチングを選択的に行なうことにより、互いに間隔をおき且つほぼ平行に延びるリッジ形状を持つ第3のp型クラッド層67及び第6のp型クラッド層形成層57を同時に形成する。

【0107】次に、図14(b)に示すように、MOVPE法により、第2のp型クラッド層66及び第5のp型クラッド層形成層26Aの上における第3のp型クラッド層67及び第6のp型クラッド層57の側方の領域を充填するようにn型の $(Al_{0.5}Ga_{0.5})_{0.5}In_{0.5}P$ からなる第2電流ブロック層形成層58Aを成長させ、続いて、第2電流ブロック層形成層58Aの上に第3のp型クラッド層67及び第6のp型クラッド層57を含む全面にわたって高濃度のp型のGaAsからなる第2のp型コンタクト層形成層59Aを成長させる。

【0108】次に、図14(c)に示すように、第2のp型コンタクト層形成層29Aの上の赤外レーザ素子形成領域1及び赤色レーザ素子形成領域2をマスクして、高さ調整用バッファ層形成層20A、第2のn型クラッド層形成層23A、第2活性層形成層24A、第4のp

(17)

31

型クラッド層形成層25A、第5のp型クラッド層形成層26A、第2電流ブロック層形成層58A及び第2のp型コンタクト層形成層59Aに対して、バッファ層12又は基板11が露出するまで化学的エッチングを行なって分離溝3を形成する。これにより、赤外レーザ素子形成領域1には、第1p型クラッド層66の上に、第2電流ブロック層形成層58Aからなる第1電流ブロック層68と、第2のp型コンタクト層形成層59Aからなる第1のp型コンタクト層69が形成されることにより、赤外半導体レーザ素子1Dが完成する。一方、赤色レーザ素子形成領域2には、第2の実施形態と同一の構成の赤色半導体レーザ素子2Cが完成する。

【0109】このように、本変形例によると、第2のp型クラッド層66と第5のp型クラッド層26とを同一の組成とし、第3のp型クラッド層67と第6のp型クラッド層57とも同一の組成としているため、第1電流ブロック層68及び第2電流ブロック層58を一の半導体層である第2電流ブロック層形成層58Aから形成できる。同様に、一の半導体層である第2のp型コンタクト層形成層29Aから第1のp型コンタクト層69及び第2のp型コンタクト層59を形成できるため、結晶成長工程を削減することができる。

【0110】その上、それぞれリッジ形状を持つ第3のp型クラッド層67及び第6のp型クラッド層57を1度のフォトリソグラフィ工程で形成できるため、各レーザ素子1D、2Cの発光点の位置精度を向上することができる。

【0111】なお、本変形例とは逆に、赤外半導体レーザ素子1Dの第2のp型クラッド層66、第1電流ブロック層67及び第3のp型クラッド層68の組成、並びに赤色半導体レーザ素子2Cの第5のp型クラッド層26、第2電流ブロック層58及び第6のp型クラッド層57の組成を共にAlGaAsとしてもよい。

【0112】なお、第2変形例として、図15に示すように、分離溝3により分離された、第1の実施形態に係る赤外半導体レーザ素子1Aと、第2の実施形態に係る赤色半導体レーザ素子2Cとをモノリシックに形成してもよい。

【0113】

【発明の効果】本発明に係る半導体レーザ素子アレイ及びその製造方法によると、第1のレーザ素子の第1活性層よりもエネルギーギャップが大きい第2活性層を有する第2のレーザ素子は、基板と第3クラッド層との間に設けられ、第2活性層が第1活性層の基板面からの高さとはほぼ同等の高さとなるように膜厚が設定された高さ調整用バッファ層を有しているため、第2のレーザ素子の結晶性が向上するだけでなく、第1活性層と第2活性層との基板面からの高さを実質的に一致させることができるので、波長が異なる2つのレーザ光の発光点位置の高さのばらつきを防止できる。

32

【図面の簡単な説明】

【図1】本発明の第1の実施形態に係る半導体レーザ素子アレイを示す構成断面図である。

【図2】本発明の第1の実施形態に係る半導体レーザ素子アレイの赤外半導体レーザ素子における第1のp型クラッド層の膜厚及び第3のp型クラッド層のAl組成と、実効屈折率差 Δn との関係を示すグラフである。

【図3】(a)～(d)は本発明の第1の実施形態に係る半導体レーザ素子アレイの製造方法を示す工程順の構成断面図である。

【図4】(a)～(c)は本発明の第1の実施形態に係る半導体レーザ素子アレイの製造方法を示す工程順の構成断面図である。

【図5】本発明の第1の実施形態に係る半導体レーザ素子アレイが実装された状態を示す構成断面図である。

【図6】本発明の第1の実施形態の一変形例に係る半導体レーザ素子アレイを示す構成断面図である。

【図7】(a)～(c)は本発明の第1の実施形態の一変形例に係る半導体レーザ素子アレイの製造方法を示す工程順の構成断面図である。

【図8】(a)～(c)は本発明の第1の実施形態の一変形例に係る半導体レーザ素子アレイの製造方法を示す工程順の構成断面図である。

【図9】本発明の第2の実施形態に係る半導体レーザ素子アレイを示す構成断面図である。

【図10】(a)～(d)は本発明の第2の実施形態に係る半導体レーザ素子アレイの製造方法を示す工程順の構成断面図である。

【図11】(a)～(c)は本発明の第2の実施形態に係る半導体レーザ素子アレイの製造方法を示す工程順の構成断面図である。

【図12】本発明の第2の実施形態の第1変形例に係る半導体レーザ素子アレイを示す構成断面図である。

【図13】(a)～(c)は本発明の第2の実施形態の第1変形例に係る半導体レーザ素子アレイの製造方法を示す工程順の構成断面図である。

【図14】(a)～(c)は本発明の第2の実施形態の第1変形例に係る半導体レーザ素子アレイの製造方法を示す工程順の構成断面図である。

【図15】本発明の第2の実施形態の第2変形例に係る半導体レーザ素子アレイを示す構成断面図である。

【符号の説明】

- 1 赤外レーザ素子形成領域
- 2 赤外レーザ素子形成領域
- 3 分離溝


- 1A 赤外半導体レーザ素子（第1のレーザ素子）
- 1B 赤外半導体レーザ素子（第1のレーザ素子）
- 1C 赤外半導体レーザ素子（第1のレーザ素子）
- 1D 赤外半導体レーザ素子（第1のレーザ素子）
- 2A 赤色半導体レーザ素子（第2のレーザ素子）

(18)

33

- 2 C 赤色半導体レーザ素子 (第2のレーザ素子)
 10 サブマウント
 11 基板
 12 バッファ層
 13 第1のn型クラッド層
 14 第1活性層
 15 第1のp型クラッド層
 16 第2のp型クラッド層
 17 第1電流ブロック層
 17 a 開口部
 18 第3のp型クラッド層
 19 第1のp型コンタクト層
 20 高さ調整用バッファ層
 23 第2のn型クラッド層
 24 第2活性層
 25 第4のp型クラッド層
 26 第5のp型クラッド層
 27 第2電流ブロック層
 27 a 開口部
 28 第6のp型クラッド層
 29 第2のp型コンタクト層
 13 A 第1のn型クラッド層形成層
 14 A 第1活性層形成層
 15 A 第1のp型クラッド層形成層
 16 A 第2のp型クラッド層形成層
 17 A 第1電流ブロック層形成層
 18 A 第3のp型クラッド層形成層
 19 A 第1のp型コンタクト層形成層
 20 A 高さ調整用バッファ層形成層
 23 A 第2のn型クラッド層形成層

【図1】




34

- 24 A 第2活性層形成層
 25 A 第4のp型クラッド層形成層
 26 A 第5のp型クラッド層形成層
 27 A 第2電流ブロック層形成層
 28 A 第6のp型クラッド層形成層
 29 A 第2のp型コンタクト層形成層
 36 第5のp型クラッド層
 37 第2電流ブロック層
 37 a 開口部
 38 第6のp型クラッド層
 39 第2のp型コンタクト層
 36 A 第2のp型クラッド層形成層
 37 A 第1電流ブロック層形成層
 47 第3のp型クラッド層
 48 第1電流ブロック層
 49 第1のp型コンタクト層
 57 第6のp型クラッド層
 58 第2電流ブロック層
 59 第2のp型コンタクト層
 47 A 第3のp型クラッド層形成層
 48 A 第1電流ブロック層形成層
 49 A 第1のp型コンタクト層形成層
 58 A 第2電流ブロック層形成層
 59 A 第2のp型コンタクト層形成層
 66 第2のp型クラッド層
 67 第3のp型クラッド層
 68 第1電流ブロック層
 69 第1のp型コンタクト層
 67 A 第3のp型クラッド層形成層


30

【図2】




(19)


【図3】



【図4】




【図5】




(20)



【図6】




【図7】




【図9】



【図12】




【図15】




(21)

【図8】




【図10】




(22)

【図11】



【図13】



(23)

【図14】

